課程目標 |
|
設(shè)計出可制造的數(shù)字集成電路芯片。 |
|
培養(yǎng)對象 |
|
具備硬件系統(tǒng)開發(fā)設(shè)計經(jīng)驗的工程師，或者具有一定基礎(chǔ)的電子類專業(yè)的大學(xué)生和研究生。 |
|
入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆ 具備硬件系統(tǒng)開發(fā)設(shè)計經(jīng)驗的工程師，或者具有一定數(shù)字電路基礎(chǔ)；
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
|
時間地點 |
上課地點：【上�！浚和瑵髮W(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：芯片設(shè)計開課：2020年6月15日
本課程每期班限額5名，報滿即停止報名，請?zhí)崆霸诰�或電話預(yù)約
|
|
學(xué)時和費用 |
☆資深工程師授課
|
|
最新優(yōu)惠 |
|
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學(xué)生憑學(xué)生證，即使一個人也優(yōu)惠500元。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
|
課程進度安排 |
課程大綱 |
|
第一階段 |
1 單元表征
1.1 Liberty文件格式
1.2 用ELC表征單元
1.3 用Spectre表征單元
1.4 把Liberty轉(zhuǎn)換成Synopsys數(shù)據(jù)庫格式
2 Verilog綜合
2.1 用dc_shell進行Synopsys Design Compiler綜合
2.2 Cadence RTL Compiler綜合
2.3 把結(jié)構(gòu)描述Verilog輸入到CadenceDFII設(shè)計平臺中
2.4 綜合后Verilog仿真 |
| 實驗：綜合后Verilog仿真 |
第二階段 |
1、 抽象生成
1.1 將庫讀入到Abstract中
1.2 找出單元中的端口
1.3 提取步驟
1.4 抽象步驟
1.5 生成LEF（庫轉(zhuǎn)換格式）文件
1.6 修改LEF文件
2 SOC Encounter布局布線
2.1 Encounter用戶圖形界面
2.2 用配置文件進行設(shè)計輸入
2.3 編寫SOC Encounter腳本
3 芯片組裝
3.1 用ccar進行模塊布線
3.2 用ccar完成內(nèi)核至焊盤框的布線
3.3 生成最終的GDSII
4 微型MIPS處理器
4.1 微型MIPS處理器
4.2 微型MIPS：展平設(shè)計工具流程
4.3 微型MIPS：層次化設(shè)計工具流程 |
實驗：
1、抽象生成
2、SOC Encounter布局布線和芯片組裝 |
第三階段 |
1、基于IP核的設(shè)計,IP核的SoC設(shè)計方法
2、cmos工藝基礎(chǔ)
2.1 mos器件物理本質(zhì)
2.2 基本的cmos制造流程 533
2.3、展望 |
| 實驗：IP核的SoC設(shè)計 |
第四階段 微型MIPS處理器項目實戰(zhàn) |
1 微型MIPS處理器
1.2 微型MIPS：展平設(shè)計工具流程
1.2.1 綜合
1.2.2 布局布線
1.2.3 仿真
1.2.4 最終組裝
1.3 微型MIPS：層次化設(shè)計工具流程
1.3.1 綜合
1.3.2 宏模塊內(nèi)布局布線
1.3.3 準備層次結(jié)構(gòu)中的定制電路
1.3.4 生成宏模塊的抽象視圖
1.3.5 含宏模塊的布局布線
1.3.6 仿真
1.3.7 最終組裝 |
第五階段 DSP系統(tǒng)的VLSI設(shè)計 |
1，數(shù)字信號處理算法
2，DFG分析
3，F(xiàn)PGA數(shù)字信號處理系統(tǒng)
4，IP軟核驗證
5， A/D與D/A電路 |
實驗：
1、 DSP處理器設(shè)計
2、Verilog HDL練習(xí) |
首 頁 
總部李老師