班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
每期人數(shù)限3到5人。 |
上課時間和地點 |
上課地點:【上?!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班):2020年3月16日 |
實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
質(zhì)量保障 |
1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結(jié)束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
課程大綱 |
|
- Vivado Design Suite 的高級工具和技術(shù)培訓
Vivado Design Suite 的高級工具和技術(shù)培訓
Advanced Tools and Techniques of the Vivado Design Suite
Who Should Attend?
Engineers who seek advanced training in using Xilinx tools to improve FPGA performance and utilization while also increasing productivity
- Course Outline
?
1
Review of the Vivado Design Suite Static Timing Analysis and Xilinx Design Constraints course
Design Methodology
Advanced Timing Analysis
System-Synchronous I/O Constraints
Source-Synchronous Constraints
Lab 1:?Advanced I/O Timing
Introduction to Pblocks
?
2
Floorplanning Techniques
Lab 2:?Design Analysis and Floorplanning
Project-Based and Non-Project Batch Design Flows
Scripting Using the Project-Based and Non-Project Batch Flows
Lab 3a:?Scripting in the Project-Based Flow
Lab 3b:?Scripting in the Non-Project Batch Flow
Appendix: HDL Coding Techniques
?
?
?
?
?
?
?
?
? ?
?
?
?
?
?
"
|