 班級規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
| 上課時間和地點 |
上課地點：【上?！浚和瑵?jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：2020年3月16日 |
| 實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
★實驗設(shè)備請點擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。 |
課程大綱 |
一、課程介紹：
????????
高性能FPGA系統(tǒng)的設(shè)計實現(xiàn)需要研究包括設(shè)計方法學(xué)、算法和系統(tǒng)結(jié)構(gòu)、代碼優(yōu)化和綜合、設(shè)計和實現(xiàn)工具等關(guān)鍵問題。只有學(xué)習(xí)掌握好這幾個方面的知識，并深刻理解他們的關(guān)系，才能做到從總體上把握全系統(tǒng)，從而設(shè)計出滿足要求的高性能數(shù)字系統(tǒng)。所謂“會當(dāng)凌絕頂，一覽眾山小”正是這樣一種感覺。
????????
課程有二條主線，第一條主線圍繞“FPGA器件、設(shè)計工具和設(shè)計方法”。很多FPGA設(shè)計者長期處于高不成、低不就的狀態(tài)，很難在設(shè)計能力上進(jìn)一步提高。課程圍繞這條主線，深入探討了“深入理解FPGA數(shù)字系統(tǒng)（含F(xiàn)PGA基本結(jié)構(gòu)和設(shè)計流程分析）”、“ISE下的層次化、模塊化設(shè)計方法學(xué)”、“Xilinx 7系列FPGA資源分析”、“Xilinx UltraScale系列FPGA資源分析”和“Vivado下的UltraFast設(shè)計方法學(xué)”5大主題。第二條主線是“時序約束與優(yōu)化”。FPGA系統(tǒng)設(shè)計實質(zhì)上是一個同步時序系統(tǒng)的設(shè)計，理解時序概念，掌握代碼優(yōu)化與綜合技術(shù)，正確完整地進(jìn)行時序約束和分析是實現(xiàn)高性能系統(tǒng)的重要保證。課程按照“從宏觀到微觀，從頂層到底層”的系統(tǒng)設(shè)計原則，以“時序約束”和“時序優(yōu)化系”為主線，深入探討了“FPGA時序設(shè)計與時序分析”、“面向時序性能的FPGA代碼設(shè)計與綜合技術(shù)”、“FPGA高速I/O接口時序設(shè)計與分析”和“Vivado下的設(shè)計約束、設(shè)計分析和時序收斂”4大主題。
????????
課程帶領(lǐng)學(xué)員從更高和更低的層次上去理解FPGA數(shù)字系統(tǒng)的設(shè)計問題。在更高的層次上，理解模擬系統(tǒng)與數(shù)字系統(tǒng)的關(guān)系，理解軟件與硬件的關(guān)系，理解數(shù)字信號處理的本質(zhì)，理解系統(tǒng)級設(shè)計方法學(xué)。在更低的層次上，理解各系列FPGA器件的結(jié)構(gòu)和技術(shù)特點，理解基本算法的FPGA實現(xiàn)結(jié)構(gòu)，理解最新FPGA技術(shù)所帶來的新方法和新能力，理解FPGA軟硬件協(xié)同系統(tǒng)設(shè)計工具鏈。課程實質(zhì)上是對FPGA結(jié)構(gòu)資源、設(shè)計流程、設(shè)計工具和設(shè)計方法的歸納、總結(jié)與升華，使學(xué)習(xí)者透過表面現(xiàn)象看到FPGA技術(shù)的實質(zhì)，從而為掌握FPGA高級設(shè)計技術(shù)，實現(xiàn)復(fù)雜系統(tǒng)打下基礎(chǔ)。
????????
課程講師均來自相關(guān)領(lǐng)域科研一線，具有扎實的理論功底和豐富的實踐經(jīng)驗。課程內(nèi)容結(jié)合了國外同類培訓(xùn)課程內(nèi)容和培訓(xùn)講師的科研教學(xué)實踐，理論豐富，實驗合理，具有非常強(qiáng)的系統(tǒng)性和實用性，可以引導(dǎo)學(xué)員快速提高FPGA數(shù)字系統(tǒng)設(shè)計水平，更快創(chuàng)建設(shè)計，縮短開發(fā)時間，降低開發(fā)成本。
培訓(xùn)對象：
課程適合于使用FPGA器件進(jìn)行科研和產(chǎn)品開發(fā)的具有中等以上水平的工程技術(shù)人員，也適合于相關(guān)專業(yè)領(lǐng)域具有相當(dāng)水平的教師和研究生。
工具平臺：培訓(xùn)課程使用的所有軟硬件工具由培訓(xùn)方提供。根據(jù)培訓(xùn)時間和地點不同，軟硬件版本會有所變化。
培訓(xùn)大綱
主題1：深入理解數(shù)字系統(tǒng)
主題2：深入理解FPGA系統(tǒng)
主題3：Xilinx 7系列FPGA資源分析
主題4：ISE下的“層次化、模塊化”設(shè)計方法學(xué)
主題5：FPGA時序約束與分析
主題6：FPGA高速I/O接口設(shè)計
主題7：UltraScale系列FPGA資源分析
主題8：UltraFast設(shè)計方法學(xué)
主題9：Vivado下的設(shè)計約束、設(shè)計分析和時序收斂
|
|
|
|
|
|
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)
