 Synopsys Chip Synthesis設(shè)計(jì)邏輯綜合與DFT Compiler培訓(xùn) |
| 培養(yǎng)對(duì)象 |
1.理工科背景，有志于數(shù)字集成電路設(shè)計(jì)工作的學(xué)生和轉(zhuǎn)行人員；
2.需要充電，提升技術(shù)水平和熟悉設(shè)計(jì)流程的在職人員；
3.集成電路設(shè)計(jì)企業(yè)的員工內(nèi)訓(xùn)。
|
| 入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí)：
◆電路系統(tǒng)的基本概念。 |
|
班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號(hào)) |
|
每期人數(shù)限3到5人。 |
|
上課時(shí)間和地點(diǎn) |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽(yáng)分部】：沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班）： Synopsys Chip Synthesis與DFT：2020年3月16日 |
|
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū)，提升您的職業(yè)資質(zhì)
專(zhuān)注高端培訓(xùn)15年，端海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
|
最新優(yōu)惠 |
|
◆請(qǐng)咨詢(xún)客服。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
|
Synopsys Chip Synthesis設(shè)計(jì)邏輯綜合與DFT Compiler培訓(xùn) |
第一階段 |
Synopsys Chip Synthesis 設(shè)計(jì)邏輯綜合? |
簡(jiǎn)介
DC是業(yè)界最優(yōu)秀的設(shè)計(jì)綜合工具，將行為級(jí)描述的設(shè)計(jì)在一定的規(guī)約下轉(zhuǎn)化為邏輯結(jié)構(gòu)。采用行為級(jí)描述可以提高邏輯設(shè)計(jì)的層次，減低邏輯設(shè)計(jì)的復(fù)雜度，提高設(shè)計(jì)效率。本門(mén)課程覆蓋了ASIC綜合設(shè)計(jì)的過(guò)程--從掌握用HDL（Verilog and VHDL）設(shè)計(jì)到產(chǎn)生最后的門(mén)級(jí)網(wǎng)表。試驗(yàn)中Verilog和VHDL的實(shí)例都有講解。
● 主要內(nèi)容
◎ 創(chuàng)建一個(gè)有時(shí)序驅(qū)動(dòng)的設(shè)計(jì)
◎ 創(chuàng)建設(shè)計(jì)約束
◎ 設(shè)計(jì)綜合及優(yōu)化
◎ 時(shí)序分析
● 適用以下人員
◎ 具有數(shù)字IC設(shè)計(jì)的知識(shí)；
◎ 了解Verilog 或VHDL； |
|
第二階段 |
Synopsys DFT Compiler? |
● 課程簡(jiǎn)介：
DFT Compiler提供獨(dú)創(chuàng)的"一遍測(cè)試綜合"技術(shù)和解決方案。它和Design Compiler、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強(qiáng)大的掃描式可測(cè)性設(shè)計(jì)分析、綜合和驗(yàn)證技術(shù)。DFT Compiler可以使設(shè)計(jì)者在設(shè)計(jì)流程的前期，方便的實(shí)現(xiàn)高質(zhì)量的測(cè)試分析，確保時(shí)序要求和測(cè)試覆蓋率要求同時(shí)得到滿(mǎn)足。DFT Compiler同時(shí)支持RTL級(jí)、門(mén)級(jí)的掃描測(cè)試設(shè)計(jì)規(guī)則的檢查，以及給予約束的掃描鏈插入和優(yōu)化，同時(shí)進(jìn)行失效覆蓋的分析。
TetraMAX ATPG是業(yè)界功能最強(qiáng)、最易于使用的自動(dòng)測(cè)試向量生成工具。針對(duì)不同的設(shè)計(jì)，TetraMAX可以在最短的時(shí)間內(nèi)，生成具有最高故障覆蓋率的最小的測(cè)試向量集。TetraMAX支持全掃描、或不完全掃描設(shè)計(jì)，同時(shí)提供故障仿真和分析能力�！ �
● 主要內(nèi)容：
1、 深刻理解DFTC和TetraMAX中測(cè)試的概念，在邏輯中怎樣用D算法查找目標(biāo)缺陷，明白為什么掃描路徑對(duì)于支持ATPG是必須的，以及ATE怎樣執(zhí)行一個(gè)ATPG測(cè)試模式。
2、 在基本DFTC測(cè)試流程中，將獲得①建立缺省的測(cè)試參數(shù)；②執(zhí)行測(cè)試編譯；③檢查掃描路徑；④在塊中插入掃描鏈；⑤在DFTC中預(yù)估故障覆蓋率。
3、 在大多數(shù)ASIC設(shè)計(jì)中，提高邏輯電路的可測(cè)性以及如何改善，如內(nèi)部時(shí)鐘、異步置位或復(fù)位信號(hào)等。
4、 提高邏輯電路的測(cè)試覆蓋率，如內(nèi)部或外部三態(tài)總線、雙向插腳、嵌入式存貯塊等。
5、 了解作為邏輯設(shè)計(jì)的另一方面的掃描路徑插入，及如何管理復(fù)雜的設(shè)計(jì)，如自頂向下和自底向上方法、掃描鏈數(shù)和測(cè)試時(shí)間等。
6、 了解轉(zhuǎn)出一個(gè)設(shè)計(jì)到TetraMAX的關(guān)鍵步驟及測(cè)試協(xié)議文件所包含的信息等。
●????????? 課程安排
第一部分
1、 Understanding Scan Testing
2、 Baseline DFTC Flow
第二部分
3、 DFT for General Logic
4、 DFT for "Test-Resistant"Logic
5、 How to Insert Scan Paths
第三部分
6、 Exporting to TetraMAX
7、 Using TetraMax ATPG
8、 Wrap-Up：Testing the SOC ?
|
|
首 頁(yè) 