RTL code與SOC關鍵技術培訓班 |
入學要求 |
學員學習本課程應具備下列基礎知識:
◆ 電路系統(tǒng)的基本概念。 |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
每期人數(shù)限3到5人。 |
上課時間和地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班):RTL code與SOC關鍵技術培訓班:2020年3月16日 |
實驗設備 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發(fā)相關工程師等資格證書,提升您的職業(yè)資質
專注高端培訓15年,端海提供的證書得到本行業(yè)的廣泛認可,學員的能力
得到大家的認同,受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
最新優(yōu)惠 |
◆請咨詢客服。 |
質量保障 |
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
RTL code與SOC關鍵技術培訓班
|
課程簡介
“RTL code與SOC關鍵技術”課程為數(shù)字集成電路前端設計的專題進階類課程,內容包含SOC設計、RTL代碼風格、RTL code與VLSI體系架構、專題針對性LAB等內容;并在此基礎上講授提高設計效率、電路調試技巧以及電路優(yōu)化等高級話題。幫助學員掌握基于SYNOPSY EDA TOOLS構成的完整ASIC設計流程。通過本課程的學習,學員能夠熟悉典型數(shù)字SOC設計,RTL代碼風格編寫,并具備中級以上的數(shù)字電路設計水平。
課程說明
第一部分:SOC設計
目的:全面深入的介紹了SOC的知識,著重闡述了SOC的設計流程,SOC架構,SOC設計中使用的關鍵技術和實際的工程應用技巧。
內容包括:概述,SOC設計流程,SOC與EDA工具,IP復用,SOC架構,SOC中關鍵技術,SOC技術設計的發(fā)展與挑戰(zhàn)和SOC設計方法的發(fā)展與挑戰(zhàn)
第二部分:RTL代碼風格
目的:全面的深入的闡述了SOC設計約束(時序,功耗,DFT等),RTL代碼風格與SOC設計關鍵技術的聯(lián)系,使學員能夠以SOC關鍵技術為依據(jù),寫出符合目標的代碼。
內容包括:設計約束,RTL code與異步信號處理,RTL code與電路綜合,異步信號處理,設計流程中的安全代碼風格,RTL代碼風格與SOC設計流程,RTL code 與綜合實現(xiàn),RTL code與時序,RTL code與可測試性設計,RTL code與低功耗,RTL code與時鐘規(guī)劃策略,RTL code其他實際工程技巧
第三部分:RTL code與VLSI體系架構
目的:著重闡述VLSI體系結構,使學員能從宏觀上把握設計高質量代碼的理論依據(jù)。
內容包括:數(shù)據(jù)通路與控制單元,數(shù)據(jù)通路實現(xiàn)控制單元,微架構變換,高層次綜合及高層次綜合在RTL描述中的作用。
第四部分:LAB
項目:多時鐘16階FIR濾波器設計。
目的:在設計中體會IC設計理念與技巧,強化將一個數(shù)字系統(tǒng)描述為數(shù)據(jù)通路,狀態(tài)信號(控制)和控制單元(狀態(tài)機)的重要性,掌握低功耗,DFT和時序約束等理論在設計中的應喲個。
要求:
1) 控制單元與數(shù)據(jù)通路層次清晰
2) 設計控制單元與數(shù)據(jù)通路
l 利用高層次綜合技術:資源1個加法器和1個乘法器
l 考慮算法架構變換:資源1個加法器
l 考慮體系架構變換:實現(xiàn)面積最小化
l 考慮低功耗,修改設計
l 考慮DFT,修改設計
l 考慮時序,修改設計
3) 利用隱式狀態(tài)機完成,資源約束:
1) 一個加法器和一個乘法器
2) 兩個加法器和一個乘法器
培訓目標
幫助學員熟悉典型數(shù)字SOC設計和RTL代碼編寫,并具備中級以上的數(shù)字設計水平。
招生對象
電子、通信、計算機等相關專業(yè)本科畢業(yè),一年以上工作經(jīng)驗的在職工程師;
電子、通信、計算機等相關專業(yè)較高年級在讀研究生;
高校需要項目經(jīng)驗的教師。
報名要求
有簡單或小規(guī)模電路設計經(jīng)驗,或初步熟悉IC設計前端工作;
有數(shù)字電路設計基礎、了解VERILOG語言;
|