課程說明
????? 本課程講授基于Synopsys EDA tools構(gòu)成的ASIC/SOC數(shù)字電路前端開發(fā)流程，學(xué)員通過運(yùn)用數(shù)字邏輯、硬件描述語言完成一個(gè)中等規(guī)模的專題項(xiàng)目設(shè)計(jì)，在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時(shí)序分析、可測(cè)性設(shè)計(jì)、一致性驗(yàn)證等一系列數(shù)字電路前端流程中的設(shè)計(jì)技巧，最終使學(xué)員達(dá)到能獨(dú)立完成中等規(guī)模電路模塊的前端設(shè)計(jì)水平。授課包括如下內(nèi)容：
?
1、IC前端設(shè)計(jì)詳細(xì)流程介紹
????? 以汽車油箱油量檢測(cè)器的開發(fā)為例，演示和介紹IC芯片前端，從產(chǎn)品分析、功能劃分到芯片綜合、形式驗(yàn)證以及靜態(tài)時(shí)序分析的詳細(xì)開發(fā)流程。
2、Unix基本應(yīng)用
????? 講述Unix的基本文件目錄結(jié)構(gòu)、文件編譯器、常用命令，以及項(xiàng)目的database結(jié)構(gòu)和版本管理基礎(chǔ)。
3、代碼編寫及仿真技巧
????? 系統(tǒng)介紹verilog語法規(guī)范、語言與電路實(shí)現(xiàn)之關(guān)系，以及RTL仿真技術(shù)、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實(shí)現(xiàn)技巧、基于Verilog語言的測(cè)試編碼技巧，功能驗(yàn)證及Testbench搭建的技巧。
4、綜合技術(shù)
????? 講述綜合基礎(chǔ)、組合電路與時(shí)序電路、基于TCL的綜合流程、綜合策略、設(shè)計(jì)環(huán)境和設(shè)計(jì)約束的制定、綜合優(yōu)化的技巧、實(shí)現(xiàn)優(yōu)化結(jié)果的可綜合代碼編寫技術(shù)等。
5、可測(cè)試設(shè)計(jì)技術(shù)
????? 基于Synopsys DFT compiler的DFT技術(shù)，介紹可測(cè)性設(shè)計(jì)技術(shù)、組合電路和時(shí)序電路的測(cè)試方法、基于TCL的DFT設(shè)計(jì)實(shí)現(xiàn)的基本流程。
6、靜態(tài)時(shí)序分析技術(shù)
???? 基于Synopsys PT的靜態(tài)時(shí)序分析技術(shù)，介紹靜態(tài)時(shí)序分析、基于TCL技術(shù)的處理過程和常用的時(shí)序分析方法。
7、一致性驗(yàn)證技術(shù)介紹
???? 介紹一致性驗(yàn)證技術(shù)，使學(xué)員了解基于Synopsys Formality 的一致性驗(yàn)證方法。
8、Cache控制器專題項(xiàng)目
9、實(shí)際電流鏡設(shè)計(jì)
10、基準(zhǔn)源設(shè)計(jì)與hspice使用技巧
11、運(yùn)放設(shè)計(jì)與hspice使用技巧，二級(jí)運(yùn)放，RC二級(jí)運(yùn)放
12、比較器、振蕩器設(shè)計(jì)
13、電源系統(tǒng)設(shè)計(jì)（LDO）原理、結(jié)構(gòu)、設(shè)計(jì)
14、Virtuoso LE使用與drc, lvs、版圖設(shè)計(jì)實(shí)例
15、電源系統(tǒng)設(shè)計(jì)（DC-DC）
項(xiàng)目實(shí)踐：
????? 本課程專題實(shí)驗(yàn)是構(gòu)造一個(gè)8位CPU（8051）的外部Cache控制器，用于實(shí)現(xiàn)CPU通過LPC協(xié)議(Intel的一種主板總線協(xié)議)訪問外部LPC FW Hub(Burst訪問)的執(zhí)行程序。本項(xiàng)目包括CPU core接口模塊,控制狀態(tài)寄存器模塊,two-way組相聯(lián)的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學(xué)員可以從中學(xué)習(xí)如何從IP,標(biāo)準(zhǔn)接口spec和Cache算法入手，進(jìn)行項(xiàng)目的Architecture設(shè)計(jì)，完成模塊劃分，設(shè)計(jì)spec和RTL代碼，建立仿真計(jì)劃和仿真環(huán)境，完成整個(gè)項(xiàng)目的功能仿真到綜合、STA，以及一致性驗(yàn)證,實(shí)現(xiàn)一個(gè)較完整的SOC設(shè)計(jì)流程。設(shè)計(jì)規(guī)模在萬門級(jí)。在0.25um工藝庫下，頻率不小于100MHz。
?
培訓(xùn)目標(biāo)
?????? 幫助學(xué)員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設(shè)計(jì)技巧，以及相關(guān)設(shè)計(jì)軟件的使用，課程結(jié)束后學(xué)員可積累相當(dāng)于1年左右的實(shí)際工作經(jīng)驗(yàn)，能夠獨(dú)立完成ASIC/SOC中等模塊的前端設(shè)計(jì)。
?
培訓(xùn)環(huán)境
?????? 提供由Sun工作站、DELL服務(wù)器、Solaris Unix操作系統(tǒng)、惠普HP-Unix操作系統(tǒng)、RedHat Linux操作系統(tǒng)，以及
Cadence、
Synopsys、Mentor、Magma等主流EDA設(shè)計(jì)軟件組成的高端IC設(shè)計(jì)培訓(xùn)環(huán)境。技術(shù)論壇bbs.bjicpark.com為您隨時(shí)提供幫助！
?
報(bào)名要求：有數(shù)字電路設(shè)計(jì)和硬件描述語言的基礎(chǔ)或自學(xué)過相關(guān)課程。
?
適用對(duì)象：初步熟悉IC設(shè)計(jì)前端工作但缺乏項(xiàng)目經(jīng)驗(yàn)者。
首頁 課程表 報(bào)名 在線聊 講師 品牌 QQ聊 活動(dòng) 就業(yè)
