Cadence協(xié)同設(shè)計(jì)(Co-Design) |
班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號(hào)) |
每期人數(shù)限3到5人。 |
上課時(shí)間和地點(diǎn) |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】:電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山學(xué)院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(hào)(中和大道) 【沈陽(yáng)分部】:沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班):Cadence協(xié)同設(shè)計(jì)(Co-Design):2020年3月16日 |
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū),提升您的職業(yè)資質(zhì)
專(zhuān)注高端培訓(xùn)15年,端海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力
得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
最新優(yōu)惠 |
◆請(qǐng)咨詢(xún)客服。 |
質(zhì)量保障 |
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽(tīng);
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
Cadence協(xié)同設(shè)計(jì)(Co-Design)
|
培訓(xùn)方式以講課和實(shí)驗(yàn)穿插進(jìn)行。
課程內(nèi)容介紹:
協(xié)同設(shè)計(jì)成為大趨勢(shì),對(duì)芯片、封裝和電路板之間的連接進(jìn)行優(yōu)化,正在成為越來(lái)越多企業(yè)的重要趨勢(shì),這主要受三種互相依賴(lài)的趨勢(shì)影響:小型化/功能性、性能與成本。小型化是最重要的趨勢(shì),消費(fèi)者需要高端掌上技術(shù),而且需求量與日俱增。原本屬于多種設(shè)備的技術(shù)正在集成到單種設(shè)備中,這靠的是高級(jí)工?藝節(jié)點(diǎn)(?40、28、20納米)芯片,其設(shè)備功能密度級(jí)別(十億門(mén)級(jí))正在達(dá)到驚人的程度,同時(shí)功耗需要減少,所占面積也要減小,還要有更快(數(shù)?十億比特)的I/O?,數(shù)量也比以前大得多。?性能也推動(dòng)了對(duì)集成的需要,由于數(shù)十億比特串行數(shù)據(jù)信道與DDR3內(nèi)存設(shè)計(jì)的運(yùn)行速度超過(guò)原規(guī)格,將高速設(shè)計(jì)推向了新的高度。過(guò)去芯片、封裝與電路板可能是單獨(dú)設(shè)計(jì)與建模,如今設(shè)計(jì)師要求結(jié)構(gòu)的設(shè)計(jì)與分析同時(shí)進(jìn)行,這樣可以在結(jié)構(gòu)設(shè)計(jì)過(guò)程中進(jìn)行更好地權(quán)衡。成本是另外一個(gè)關(guān)鍵因素,因?yàn)闆](méi)有幾家公司能夠嚴(yán)格按照成本對(duì)產(chǎn)品進(jìn)行定價(jià)。價(jià)格的競(jìng)爭(zhēng)壓力來(lái)自方方面面,所以將原料成本最小化,并在設(shè)計(jì)過(guò)程中尋求成本/性能的最佳權(quán)衡是必須的。降低原料和生產(chǎn)成本最好通過(guò)減少基板和PCB板的層數(shù)實(shí)現(xiàn),這意味著優(yōu)化網(wǎng)絡(luò)連接,這樣布線通道就會(huì)簡(jiǎn)潔而簡(jiǎn)化。
課程安排:
|
內(nèi)容 |
|
|
第一部分 |
Co-design flow introduction??including RDL Exchange and SPP介紹協(xié)同設(shè)計(jì)的方法,如何快速實(shí)現(xiàn)?RDL和Package?物理實(shí)現(xiàn)的衡量。實(shí)現(xiàn)IC/Package/PCB?的協(xié)同設(shè)計(jì),以達(dá)到?IC/Package/PCB?的最優(yōu)設(shè)計(jì),在能滿(mǎn)足設(shè)計(jì)的功能性能要求的基礎(chǔ)上,達(dá)到節(jié)約成本目的。 |
第二部分 |
Package power performance evaluation and optimization封裝/?系統(tǒng)級(jí)封裝的電源性能評(píng)估和優(yōu)化。?通過(guò)工具來(lái)確保芯片的供電電源。 |
第三部分 |
Chip-Package-PCB Co-analysis介紹如何實(shí)現(xiàn)?CHIP-PACKAGE-pcb的聯(lián)合仿真。 |
第四部分 |
SystemSI-DDR and SystemSI-series介紹如何實(shí)現(xiàn)DDR3?及高速串行信號(hào)的仿真。 |
第五部分 |
DDR and PCIE design in kit |
|